EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

2001085706

PUBLICATION DATE

30-03-01

APPLICATION DATE

10-09-99

APPLICATION NUMBER

11257410

APPLICANT: KYOCERA CORP;

INVENTOR:

KITAZAWA KENJI;


INT.CL.


H01L 31/02 G02B 6/42

TITLE

OPTICAL SEMICONDUCTOR DEVICE

MODULE





ABSTRACT :

PROBLEM TO BE SOLVED: To obtain an optical semiconductor device module suitable for high- speed communication by canceling generation of a reverse current in an optical semiconductor device the current of which is larger than the dark current, and restraining deterioration of response speed of an output electric signal of the optical semiconductor device.

SOLUTION: This optical semiconductor device module is provided with an almost rectangular parallelepiped insulating base substrate 20, on which an optical semiconductor device 4 receiving an optical signal and converting it to an electric signal is mounted, and a first conductor pattern performing input to the semiconductor device 4 and a second conductor pattern performing output from the semiconductor device 4 are formed. A capacitive coupling part 15 is formed on the second conductor pattern.

COPYRIGHT: (C)2001,JPO

| | | • |
|--|--|---|
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |
| | | |

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-85706 (P2001-85706A)

(43)公開日 平成13年3月30日(2001.3.30)

| (51) Int.Cl. ⁷ | 識別記号 | FΙ | テーマコート*(参考) |
|---------------------------|------|--------------|-------------|
| H 0 1 L 31/02 | | H01L 31/02 | B 2H037 |
| G 0 2 B 6/42 | | G 0 2 B 6/42 | 5F088 |

審査請求 未請求 請求項の数2 OL (全 4 頁)


| (21)出願番号 | 特顧平11-257410 | (71) 出願人 000006633 |
|-----------|-----------------------|-------------------------------|
| | | 京セラ株式会社 |
| (22)出願日 3 | 平成11年9月10日(1999.9.10) | 京都府京都市伏見区竹田鳥羽殿町6番地 |
| | | (72)発明者 柳沢 美津夫 |
| | | 滋賀県蒲生郡蒲生町川合10番地の1 京セ |
| | | ラ株式会社滋賀工場内 |
| | | (72)発明者 郡山 慎一 |
| | | 鹿児島県国分市山下町1番4号 京セラ株 |
| | | 式会社総合研究所内 |
| | | (72)発明者 北澤 謙治 |
| | | 鹿児島県国分市山下町1番4号 京セラ株 |
| | | 式会社総合研究所内 |
| | | Fターム(参考) 2HO37 AA01 BA11 DA35 |
| | | 5F088 BA02 JA03 JA10 JA14 |

(54)【発明の名称】 光半導体素子モジュール

(57)【要約】

【課題】光半導体素子内に暗電流よりも大きい逆電流を 生じるのを解消し、光半導体素子の出力電気信号の応答 速度の劣化を抑制して、高速通信用として好適なものと すること。

【解決手段】光信号を受光して電気信号に変換する光半 導体素子4が搭載されるとともに、光半導体素子4の入 力を行う第一の導体パターンと光半導体素子4の出力を 行う第二の導体パターンを形成した略直方体状の絶縁基 体20を具備して成り、第二の導体パターンに容量結合 部15を設けた。



【特許請求の範囲】

【請求項1】光半導体素子が搭載されるとともに、該光 半導体素子の入力を行う第一の導体パターンと前記光半 導体素子の出力を行う第二の導体パターンを形成した略 直方体状の絶縁基体を具備して成る光半導体素子モジュ ールであって、前記第二の導体パターンに容量結合部を 設けたことを特徴とする光半導体素子モジュール。

【請求項2】前記絶縁基体の光半導体素子の搭載面に入力電極および出力電極が形成され、前記第一の導体パターンは、前記入力電極とそこから前記搭載面の反対面に貫通して入力用電極パッドに接続されるビア導体および前記入力用電極パッドとから成るとともに、前記第二の導体パターンは、前記出力電極と前記反対面に形成され出力電極と対向して容量結合部を構成する出力用電極パッドとから成り、かつ前記入力電極および出力電極を取り囲むように形成された接地電極と、前記絶縁基体内部に前記接地電極と対向して形成された内装接地電極とを接続する第二のビア導体とを設けてあることを特徴とする請求項1記載の光半導体素子モジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光ファイバ通信システム等に使用され、光ファイバ等からの光を受光し電気信号に変換する光半導体素子モジュールに関する。

[0002]

【従来の技術】従来の光半導体素子モジュール(以下、 光モジュールという)を図2に示す。同図(a)は蓋体 を除いた光半導体素子モジュールの平面図、(b)は (a)のA-A線における断面図である。同図におい て、1は略直方体状の光半導体素子収納用パッケージ (以下、光パッケージという)、2は光出射端が光パッ ケージ1内に引き込まれた光ファイバ、3はセラミック ス等から成り、光半導体素子4を搭載するキャリアとし ての略直方体状の光半導体素子搭載用の絶縁基体、4は フォトダイオード等の受光素子(光電変換素子)から成 り、光ファイバ2の光出射端と受光部が対向するように 配置される光半導体素子、5は光半導体素子4にバイア ス電圧等の駆動信号の入力および出力信号の取り出し等 を行うためのボンディングワイヤ、6は絶縁基体3の表 面に形成されたボンディングワイヤ接続用のメタライズ 層、7は外部へ出力信号を取り出すための電極パッド9 等が形成された配線基板、8は光パッケージ1内におい て光ファイバを載置固定するための光ファイバ載置台で ある。

【0003】また、図3は他の従来例を示し、同図 (a)は蓋体を除いた光半導体素子モジュールの平面 図、(b)は(a)のB-B線における断面図である。 同図に示すように、光半導体素子搭載用の絶縁基体3の 内部にビアホール10が形成され、そのビアホール10 を通じて駆動信号の入力および出力信号の取り出し等を 行う構成としたものである。そして、電極パッド9は光パッケージ1の内部側面に形成され、電極パッド9に接続されたピン、メタライズ層(図示せず)等により外部に出力信号を取り出すようにしている。また、ボンディングワイヤ5は光半導体素子4の受光面近傍の信号出力部に一端が接続される信号出力用のものであり、他端がビアホール10に接続される。なお、他の構成は図2と同じであり、また図3と同様の構成のものが公知である(特許第2638542号公報参照)。

[0004]

【発明が解決しようとする課題】しかしながら、上記従来の光モジュールには以下のような問題点があった。光ファイバ2から出射した光は光半導体素子4により電気信号に変換され、その電気信号は光半導体素子搭載用の絶縁基体3を通じて光パッケージ1の外部の信号処理回路等に伝送される。しかしながら、光半導体素子4には、光信号の入力がない時にも逆バイアス電圧を印加しているため、微小な暗電流による逆電流が流れており、この暗電流は光半導体素子4中の熱により自由電子、正孔等の自由電荷が発生することにより生じる。この暗電流が光半導体素子4外に流れている電流に影響を与え、例えば外部の信号処理回路等のバイアス電流、電源電流の一部を光半導体素子4に引き込み、暗電流よりも大きな逆電流が発生することになる。

【0005】そして、光信号から変換された電気信号は、先ず光パッケージ1の外部の信号処理回路内の増幅器(アンプ)により増幅されるが、前記逆電流は増幅器まで電気信号が到達する速度(応答速度)の劣化に繋がり、高速伝送になるほど微小な逆電流の影響が大きくなるため、高速通信用の光モジュールにとって問題となっていた。

【0006】従って、本発明は上記事情に鑑みて完成されたものであり、その目的は、光半導体素子内に発生する逆電流を解消して暗電流のみとし、光半導体素子より出力された電気信号の応答速度の劣化を抑制して、高速通信用として好適な光モジュールとすることにある。

[0007]

【課題を解決するための手段】本発明の光半導体素子モジュールは、光半導体素子が搭載されるとともに、該光半導体素子の入力を行う第一の導体パターンと前記光半導体素子の出力を行う第二の導体パターンを形成した略直方体状の絶縁基体を具備して成る光半導体素子モジュールであって、前記第二の導体パターンに容量結合部を設けたことを特徴とする光半導体素子モジュール。

【0008】本発明は、上記構成により、電気信号出力 用の第二の導体パターンの信号伝送経路に容量結合部を 設けることで、外部のバイアス電流,電源電流等の一部 が光半導体素子内に引き込まれて暗電流よりも大きい逆 電流を生じるのを解消し、非受光時に光半導体素子内に は暗電流成分のみがあり、その結果光半導体素子の出力 電気信号の応答速度の劣化を抑制して、高速通信用として で最適な光モジュールとし得る。

【0009】本発明において、好ましくは、前記絶縁基体の光半導体素子の搭載面に入力電極および出力電極が形成され、前記第一の導体パターンは、前記入力電極とそこから前記搭載面の反対面に貫通して入力用電極パッドに接続されるビア導体および前記入力用電極パッドとから成るとともに、前記第二の導体パターンは、前記出力電極と前記反対面に形成され出力電極と対向して容量結合部を構成する出力電極を取り囲むように形成された接地電極と、前記絶縁基体内部に前記接地電極と対向して形成された内装接地電極とを接続する第二のビア導体とを設けてあることを特徴とする。

【0010】本発明は、このような構成により、容量結合部および入力電極用のビア導体の周囲に接地電位部を形成することで電磁遮蔽(電磁シールド)し、外部のバイアス電流、電源電流等の一部による電磁結合を抑制して、逆電流の発生をさらに防止し暗電流成分のみとし得る。

[0011]

【発明の実施の形態】本発明の光モジュールについて以下に説明する。図1(a)は本発明の光モジュールの光半導体素子および絶縁基体部の部分断面図、(b)は絶縁基体の光半導体素子の搭載面側の正面図である。同図において、1は略直方体状の光パッケージ、2は光出射端が光パッケージ1内に引き込まれた光ファイバ、4はフォトダイオード等の受光素子(光電変換素子)から成り、光ファイバ2の光出射端と受光部が対向するように配置される光半導体素子、5は光半導体素子4から出力された電気信号の取り出しを行うためのボンディングワイヤ、8は光パッケージ1内において光ファイバを載置固定するための光ファイバ載置台である。

【0012】また、9aは絶縁基体20の光半導体素子4の搭載面の反対面に設けられ、入力電極13と対向する入力用電極パッド、9bは前記反対面に形成され出力電極9bと対向して容量結合部を構成する出力用電極パッド、10は入力電極13と入力用電極パッド9aとを接続するビア導体、11は絶縁基体20の内部に接地電極12と対向して形成された内装接地電極、13はバイアス電圧等の駆動信号入力用であって光半導体素子4の搭載面に形成された入力電極、14は光半導体素子4からの電気信号を出力するための出力電極、15は出力電極14とそれに対向する出力用電極パッド9bとから形成される容量結合部、20は多層に積層されたセラミックス基板等から成り、略直方体状の絶縁基体である。

【0013】本発明の絶縁基体20は、光信号の伝送情報量がギガビット(10°ビット)オーダーの高速伝送速度領域において、誘電損失が小さい材料とするのが好ましく、セラミックス、ガラスセラミックス、ガラス有

機樹脂系複合材料等が良い。具体的には、アルミナ(A l_2 O_8)セラミックス、窒化アルミニウム(A l N セラミックス、窒化珪素(S l_3 l_4)セラミックス等である。また、高周波伝送損失を小さくするには、ボンディングワイヤ5、入力用電極パッド9a、出力用電極パッド9b、内装接地電極11、接地電極12、入力電極13、出力電極14、ビア導体10,第二のビア導体10a等の信号伝送線路用の導体として、Ag、Cu、Au、Al、これらを主成分として含む合金等の低電気抵抗のものが好ましい。

【0014】本実施形態において、駆動信号入力経路を構成する第一の導体パターンは、入力電極13とそこから搭載面の反対面に貫通して入力用電極パッド9aに接続されるビア導体10および入力用電極パッド9aとから成り、電気信号出力経路を構成する第二の導体パターンは、出力電極14と前記反対面に形成され出力電極14と対向して容量結合部15を構成する出力用電極パッド9bとから成る。

【0015】また、絶縁基体20の搭載面の入力電極13および出力電極14の周囲を取り囲むようにして接地電極12が形成され、接地電極12と絶縁基体20内部の内装接地電極11とを接続する複数の第二のビア導体10aがビア導体10に平行に形成される。この場合図1(a)に示すように、第二のビア導体10aは、ビア導体10と容量結合部15の周囲に、ビア導体10。容量結合部15を中心軸とする円筒面に沿って対称的に設けるのが好ましい。また、第二のビア導体10aの長さは、絶縁基体20の厚さ(光半導体素子4の搭載面とその反対面との距離)の1/2±0.1mmとするのが良く、この範囲から外れると電磁界の乱れが生じ容量結合部15の結合損失が発生する。

【0016】絶縁基体20内部の内装接地電極11は、ビア導体10および容量結合部15を妨げないように間隙11aが形成されてあり、間隙11aの大きさは、容量結合部15の容量結合(電磁結合)を妨げないとともに高速伝送に適したものが良く、高速伝送速度のビットレートによって異なるが、縦横の一辺が1.0~3.0 mmの正方形状の孔とするのが好ましい。1.0 mm未満では、電磁界の乱れが生じ容量結合部15の結合損失が発生し、3.0 mmを超えると、同様に結合損失が発生する。

【0017】また、間隙11aの光パッケージの底面からの高さは0.3mm以上が良く、0.3mm未満では、電磁界の乱れが生じ容量結合部15の結合損失が発生する。

【0018】本発明の絶縁基体20は、絶縁基体20に設けられた入力用電極パッド9a,出力用電極パッド9bを、光パッケージの内側面に設けた入力用電極パッド9a,出力用電極パッド9bに対応する電極パッド(図示せず)に各々半田付け等により接続することで光パッ

ケージ内に設置される。

【0019】上記実施形態では、光パッケージ内に光ファイバ2の光出射端を引き込んだ構成としているが、このような構成に限らず、絶縁基体20の搭載面の周縁部に封止用メタライズ層を設け、この封止用メタライズ層上に球レンズ等の集光レンズを設けたキャップをロウ付けし、搭載面と反対面の入力用電極パッド9a,出力用電極パッド9bの各々に金属端子をロウ付けした構成とし、キャンタイプのパッケージとすることもできる。この場合、光ファイバ2をパッケージ内に取り付ける必要はない。

【 0 0 2 0 】かくして、本発明は、外部のバイアス電流、電源電流等の一部が光半導体素子内に流れ込んで暗電流よりも大きい逆電流を生じるのを解消し、その結果非受光時には光半導体素子内に暗電流成分のみが存在することになり、よって光半導体素子の出力電気信号の応答速度の劣化を抑制して、高速通信用として最適な光モジュールとし得る。

【0021】尚、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更は何等差し支えない。

[0022]

【発明の効果】本発明は、電気信号出力経路用の第二の 導体パターンに容量結合部を設けたことにより、外部の バイアス電流、電源電流等の一部が光半導体素子内に流 れ込んで暗電流よりも大きい逆電流を生じるのを解消 し、その結果非受光時には光半導体素子内に暗電流成分 のみが存在することになり、よって光半導体素子の出力 電気信号の応答速度の劣化を抑制して、高速通信用として好適な光モジュールを構成し得るという作用効果を有する。

【図面の簡単な説明】

【図1】本発明の光モジュールを示し、(a)は光半導体素子および絶縁基体部の部分断面図、(b)は絶縁基体の搭載面側の正面図である。

【図2】従来の光モジュールを示し、(a)は光モジュールの蓋体を除いた平面図、(b)は(a)のA-A線における断面図である。

【図3】従来の他の光モジュールを示し、(a)は光モジュールの蓋体を除いた平面図、(b)は(a)のBーB線における断面図である。

【符号の説明】

1:光パッケージ

2:光ファイバ

4:光半導体素子

5:ボンディングワイヤ

9a:入力用電極パッド

9 b:出力用電極パッド

10:ビア導体

10a:第二のビア導体

11,12:接地電極

13:入力電極

14:出力電極

15:容量結合部

20:絶縁基体

